Alpha 0908580e46 tcl: 新增扫雷专用建工程脚本 + 修文本自检误报 ...

- create_project_saolei.tcl：独立工程 pipelined-cpu-saolei，只装配扫雷所需源文件，
  sources_1/sim_1 都固定定义 SAOLEI_ROM，sim_1 顶层 = tb_saolei；先清理旧工程再新建
  （实测：建工程 + 综合均通过，0 error / 0 critical warning）
- check_rtl_text.ps1：不再把 Verilog 延时语法 #10 / #(expr) / #delay 误报成粘贴正文
- create_project.tcl：默认程序切回中断测试 ccab

2026-09-19 19:50:37 +08:00

..

adapt_intrupt_ccab.py

feat(board): 中断综合测试程序上板 + 可变分频/刷新率；README 大幅扩写

2026-09-19 15:44:47 +08:00

adapt_intrupt_sllsb.py

feat(board): 新增课程新版中断测试上板（多级中断 + 附加 SLL/SB/BLTU）

2026-09-19 16:10:19 +08:00

check_rtl_text.ps1

tcl: 新增扫雷专用建工程脚本 + 修文本自检误报

2026-09-19 19:50:37 +08:00

hex2vh.py

feat(saolei): 新增纯 C 扫雷（MMIO 显示 + 中断读鼠标），扩展 CPU 外设并清理仓库

2026-09-16 20:11:00 +08:00

rars_f0c874c.jar

feat(board): 中断综合测试程序上板 + 可变分频/刷新率；README 大幅扩写

2026-09-19 15:44:47 +08:00

run_regress.ps1

feat(saolei): 新增纯 C 扫雷（MMIO 显示 + 中断读鼠标），扩展 CPU 外设并清理仓库

2026-09-16 20:11:00 +08:00

rv_asm.py

feat(saolei): 新增纯 C 扫雷（MMIO 显示 + 中断读鼠标），扩展 CPU 外设并清理仓库

2026-09-16 20:11:00 +08:00