ISA 扩展：sltiu、bge/bgeu、mulh/mulhsu/mulhu（并回归 xor/sll/srl/sra/bltu/mul）

cpu21_riscv_alu.v
- 新增 ALU_MULH(4'd13)、ALU_MULHSU(4'd14)：用 64 位有符号乘积
  mult_ss = $signed(a)*$signed(b)、mult_su = $signed(a)*$signed({32'b0,b})
  取高 32 位；mulhu 复用 ALU_MUL 的 result2（无符号乘积高 32 位），
  与课程约定的 remu 共用 wb_sel=3 通道，因此 ALU 操作码仍为 4 位。

cpu21_riscv_decoder.v
- OP_I 新增 funct3=011 -> sltiu（立即数符号扩展后无符号比较）；
- OP_R 的 funct7=0000001 分支改为完整 M 扩展译码：
  000=mul、001=mulh、010=mulhsu、011=mulhu，并保留 111=remu（wb_sel=3）；
- OP_BRANCH 新增 funct3=101(bge)、111(bgeu)，新增 bge_o/bgeu_o 输出，
  ALU_OP 仍按比较类型给出 SLT/SLTU/SUB。

cpu21_riscv_branch_unit.v
- 新增 bge_i、bgeu_i；把四种比较预计算成短 wire（有符号 <、>= 与无符号 <、>=）
  再组合出 branch_taken，顺带修掉之前被自动换行拆散的 $signed 表达式。

cpu21_riscv_redirect_int_bpb.v
- 新增 d_bge/d_bgeu 连线与 idex_bge_q/idex_bgeu_q 流水寄存器（含复位与捕获）；
- IF 级 f_is_branch 纳入 funct3=101/111，使 bge/bgeu 也参与 BPB 预测。

说明文档
- 功能列表与编码表补充 sltiu、bge/bgeu 与 M 扩展乘法。

验证（xsim + tb_no_intr；测试程序由临时小汇编器生成，共 24 项 LED 输出逐项比对）
- sltiu：1 <u 0xffffffff = 00000001；0xffffffff <u 1 = 00000000
- xor：0xff ^ 0xffffffff = ffffff00
- sll：1 << 31 = 80000000；srl：0xffffffff >> 28 = 0000000f；sra：同左 = ffffffff
- mul：1234*567 = 000aad1e；mulh：(-1)*(-1) 高 = 00000000
  mulhu：0xffffffff^2 高 = fffffffe；mulhsu：(-1)*2 高 = ffffffff
- bltu：0 <u 0xffffffff 成立（取跳转分支）；bge：(-1) >= 0 不成立（走 fall-through）；
  bgeu：0xffffffff >=u 0 成立
- bge / bgeu / bltu 三个循环计数正确（fffffffd..00000000 / 3..1 / 4..1），最后 halt 停机
  （143 周期，halted=1）
- 回归：中断测试程序 6003 周期统计与改动前逐项一致
  （stalls=11 bubbles=297 cond_taken=648 pred_ok=663 pred_fail=102，
  IRQ1@cyc85、IRQ2@cyc266、IRQ3@cyc447）；
  benchmark 的 BLT 段落仍连续输出 fffffff1..ffffffff，
  60000 周期统计与改动前完全一致（stalls=3195 bubbles=6955 cond_taken=8857
  pred_ok=9455 pred_fail=1050）。

cpu21_riscv_branch_unit.v

@@ -18,7 +18,9 @@ module cpu21_riscv_branch_unit (
     input  wire        beq_i,
     input  wire        bne_i,
     input  wire        blt_i,
+    input  wire        bge_i,
     input  wire        bltu_i,
+    input  wire        bgeu_i,
     input  wire        jal_i,
     input  wire        jalr_i,
     // IF 级携带过来的预测信息
@@ -31,15 +33,20 @@ module cpu21_riscv_branch_unit (
     output wire        redirect_valid_o,
     output wire [31:0] redirect_pc_o
 );
-  // 条件分支裁决：beq 相等、bne 不等、blt 有符号小于、bltu 无符号小于。
+  // 比较结果预先算好，避免表达式过长被自动换行拆散。
+  wire lt_signed   = $signed(src1_i) <  $signed(src2_i);
+  wire ge_signed   = $signed(src1_i) >= $signed(src2_i);
+  wire lt_unsigned = src1_i <  src2_i;
+  wire ge_unsigned = src1_i >= src2_i;
+
+  // 条件分支裁决：beq 相等、bne 不等、blt/bge 有符号比较、bltu/bgeu 无符号比较。
   assign branch_taken_o = branch_i &&
                             ((beq_i  && (src1_i == src2_i)) ||
                              (bne_i  && (src1_i != src2_i)) ||
-                             (blt_i  && ($signed(
-      src1_i
-  ) < $signed(
-      src2_i
-  ))) || (bltu_i && (src1_i < src2_i)));
+                             (blt_i  && lt_signed) ||
+                             (bge_i  && ge_signed) ||
+                             (bltu_i && lt_unsigned) ||
+                             (bgeu_i && ge_unsigned));
 
   // 跳转目标：jalr 为 (rs1+imm) 且最低位清零；jal 为 PC+imm。
   assign target_o = jalr_i ? ((src1_i + imm_i) & 32'hffff_fffe) : (pc_i + imm_i);