Anccend
cb0cb433ac
- 现在只有一份源文件，就在 pipelined-cpu/ 下：
srcs/rtl（13 个处理器 RTL）、srcs/board、srcs/constrs、srcs/tb、srcs/rom、
tools/（rv_asm.py、hex2vh.py、run_regress.ps1）、programs/（汇编源码与期望值）。
仓库根目录的 rtl/、board/、testbench/、tools/ 已删除（删除前逐个文件比对过 MD5，
与工程目录里的副本完全一致），说明文档仍放在最外层
cpu21_riscv_redirect_int_bpb说明.md。
- .gitignore 改为：忽略 pipelined-cpu/ 下的工程生成物（*.xpr、*.runs、*.sim、*.cache…），
只跟踪 srcs/、tools/、programs/、create_project.tcl；_tmp/、_vivado/ 等本地临时目录
继续忽略。
- 新增 tools/run_regress.ps1：一键回归脚本。编译 srcs/rtl/ → 跑 muldiv/isa/lui/mmio
四个指令测试并与 programs/*.expected 逐值比对 → 跑两个流水基线 → 跑板级顶层
（-d BOARD_ROM_FAST）检查跑马灯，最后汇总 PASS/FAIL 并返回失败数作为退出码。
编译与仿真的中间文件写在 %TEMP%\cpu21_regress，不污染工程目录。实测全部通过。
- 新增 programs/board_demo_fast.asm：快速版演示程序（延时初值 64，约 2.6 µs/步），
对应 srcs/board/cpu21_board_rom_fast.vh；仿真时用 -d BOARD_ROM_FAST 才会选到它。
- 两个测试平台增加 srcs/rom 探测路径，工程目录内直接 Run Simulation 即可加载镜像。
- 文档：目录结构一节按新布局重写；新增“回归测试”一节（脚本用法 + 期望基线数字）；
上板章节的生成/仿真命令改为相对工程目录（python tools/rv_asm.py programs/…、
xvlog -d BOARD_ROM_FAST srcs/rtl/*.v …）；tools 里的用法示例同步更新；
“工程分享”一节去掉已不存在的副本同步说明。
- 清理：删除本地 _tmp/（约 57 MB）、_vivado/、.Xil/ 临时目录。
57 lines
1.8 KiB
Verilog
57 lines
1.8 KiB
Verilog
`timescale 1ns / 1ps
|
||
|
||
// -----------------------------------------------------------------------------
|
||
// cpu21_board_top 的仿真测试（不上板，纯 RTL 仿真）
|
||
//
|
||
// 检查内容：
|
||
// 1) 复位释放后 CPU 能从片内 ROM 取指（ROM 由 cpu21_board_rom.vh 初始化）；
|
||
// 2) 程序通过 MMIO 写 LED，板载 LED 端口上能看到 16 位跑马灯序列。
|
||
//
|
||
// 默认的 board_demo 程序带约 20 ms 软件延时，仿真只需确认第一次写入；
|
||
// 若要完整验证跑马灯序列，可生成一份短延时的 ROM 并用 -d BOARD_ROM_FAST 编译：
|
||
// xvlog -d BOARD_ROM_FAST board/cpu21_board_top.v <rtl/*.v> testbench/tb_board_top.v
|
||
// -----------------------------------------------------------------------------
|
||
module tb_board_top;
|
||
reg clk100 = 1'b0;
|
||
reg rst_n = 1'b0;
|
||
reg go = 1'b0;
|
||
reg [2:0] irq_sw = 3'b000;
|
||
|
||
wire [15:0] led;
|
||
wire led_we;
|
||
|
||
always #5 clk100 = ~clk100; // 100 MHz
|
||
|
||
cpu21_board_top #(
|
||
.LED_ADDR(32'h0000_1000)
|
||
) dut (
|
||
.clk100(clk100),
|
||
.rst_n (rst_n),
|
||
.go (go),
|
||
.irq_sw(irq_sw),
|
||
.led (led),
|
||
.led_we(led_we)
|
||
);
|
||
|
||
integer changes = 0;
|
||
reg [15:0] led_prev = 16'hxxxx;
|
||
|
||
always @(posedge clk100) begin
|
||
if (led !== led_prev) begin
|
||
changes = changes + 1;
|
||
led_prev = led;
|
||
$display("t=%t LED=%04h led_we=%b", $time, led, led_we);
|
||
end
|
||
end
|
||
|
||
initial begin
|
||
$timeformat(-9, 3, " ns", 12); // %t 按 ns 显示（默认按精度 ps 显示）
|
||
$display("NOTE: 复位后观察 LED（默认程序首次写入应为 0001）");
|
||
repeat (10) @(posedge clk100);
|
||
rst_n = 1'b1;
|
||
repeat (30000) @(posedge clk100); // 300 us（CPU 时钟为 clk100/2 = 50 MHz）
|
||
$display("FINAL: LED 变化次数=%0d 当前 LED=%04h", changes, led);
|
||
$finish;
|
||
end
|
||
endmodule
|