源文件收敛到 pipelined-cpu/ 一份：删除根目录 rtl/board/testbench/tools，补充回归脚本

- 现在只有一份源文件，就在 pipelined-cpu/ 下：
    srcs/rtl（13 个处理器 RTL）、srcs/board、srcs/constrs、srcs/tb、srcs/rom、
    tools/（rv_asm.py、hex2vh.py、run_regress.ps1）、programs/（汇编源码与期望值）。
  仓库根目录的 rtl/、board/、testbench/、tools/ 已删除（删除前逐个文件比对过 MD5，
  与工程目录里的副本完全一致），说明文档仍放在最外层
  cpu21_riscv_redirect_int_bpb说明.md。
- .gitignore 改为：忽略 pipelined-cpu/ 下的工程生成物（*.xpr、*.runs、*.sim、*.cache…），
  只跟踪 srcs/、tools/、programs/、create_project.tcl；_tmp/、_vivado/ 等本地临时目录
  继续忽略。
- 新增 tools/run_regress.ps1：一键回归脚本。编译 srcs/rtl/ → 跑 muldiv/isa/lui/mmio
  四个指令测试并与 programs/*.expected 逐值比对 → 跑两个流水基线 → 跑板级顶层
  （-d BOARD_ROM_FAST）检查跑马灯，最后汇总 PASS/FAIL 并返回失败数作为退出码。
  编译与仿真的中间文件写在 %TEMP%\cpu21_regress，不污染工程目录。实测全部通过。
- 新增 programs/board_demo_fast.asm：快速版演示程序（延时初值 64，约 2.6 µs/步），
  对应 srcs/board/cpu21_board_rom_fast.vh；仿真时用 -d BOARD_ROM_FAST 才会选到它。
- 两个测试平台增加 srcs/rom 探测路径，工程目录内直接 Run Simulation 即可加载镜像。
- 文档：目录结构一节按新布局重写；新增“回归测试”一节（脚本用法 + 期望基线数字）；
  上板章节的生成/仿真命令改为相对工程目录（python tools/rv_asm.py programs/…、
  xvlog -d BOARD_ROM_FAST srcs/rtl/*.v …）；tools 里的用法示例同步更新；
  “工程分享”一节去掉已不存在的副本同步说明。
- 清理：删除本地 _tmp/（约 57 MB）、_vivado/、.Xil/ 临时目录。

pipelined-cpu/programs/真值表.txt

@@ -0,0 +1,33 @@
+#	指令	"Funct7
+(十进制)"	"Funct3
+(十进制)"	"OpCode
+(十六进制)"	ALU_OP	MemtoReg	MemWrite	ALU_Src	RegWrite	ecall	S_Type	BEQ	BNE	Jal	jalr	REMU	sel	BLT	r1u	r2u	CSR	CSRW	CSRRCI
+1	add	0	0	C	5				1										1	1			
+2	sub	32	0	C	6				1										1	1			
+3	and	0	7	C	7				1										1	1			
+4	or	0	6	C	8				1										1	1			
+5	slt	0	2	C	11				1										1	1			
+6	sltu	0	3	C	12				1										1	1			
+7	addi		0	4	5			1	1										1				
+8	andi		7	4	7			1	1										1				
+9	ori		6	4	8			1	1										1				
+10	xori		4	4	9			1	1										1				
+11	slti		2	4	11			1	1										1				
+12	slli	0	1	4	0			1	1										1				
+13	srli	0	5	4	2			1	1										1				
+14	srai	32	5	4	1			1	1										1				
+15	lw		2	0	5	1		1	1										1				
+16	sw		2	8	5		1	1			1								1	1			
+17	ecall	0	0	1C						1									1	1			
+18	beq		0	18	6							1							1	1			
+19	bne		1	18	6								1						1	1			
+20	jal			1B					1					1									
+21	jalr		0	19	6			1	1						1				1				
+22	CSRRSI		6	1C	8			1	1												1		
+23	CSRRCI		7	1C	7			1	1												1		1
+24	URET	2	0	1C						1													
+25	DIVU	1	5	C	4				1										1	1			
+26	REMU	1	7	C	4				1							1			1	1			
+27	SB		0	8	5		1	1			1						1		1	1			
+28	BLT		4	18	11													1	1	1			
+29	CSRRW		1	1C					1										1			1